출처 : https://news.synopsys.com/2021-03-17-Synopsys-Launches-Industrys-First-Complete-IP-Solution-for-PCI-Express-6-0Synopsys Launches Industry´s First Complete IP Solution for PCI Express 6.0Highlights: DesignWare Controller, PHY and Verification IP supports the latest features in the PCI Ex…news.synopsys.com

벌써 PCI 6.0이네요.. 사용자에게 상용화 될정도면 언제쯤일지..

대역폭은 쭊쭊 늘어납니다~

하이라이트:

• DesignWare 컨트롤러, PHY 및 Verification IP는 PCI Express 6.0 사양의 최신 기능을 지원하여 초기 SoC 개발을 가능하게합니다.
• 새로운 MultiStream 아키텍처를 갖춘 저 지연 컨트롤러는 기존 PCI Express 컨트롤러에 비해 최대 2 배의 처리량을 제공합니다.
• 고유 한 아날로그 및 DSP 기술을 사용하는 5nm 공정의 고성능 PHY는 칩 대 칩, 라이저 카드 및 백플레인 인터페이스에서 20 % 적은 전력을 제공합니다.
• 포괄적 인 프로토콜, 방법론 및 생산성 기능으로 PCI Express 6.0 설계를 신속하게 검증 할 수 있습니다.

Synopsys, Inc.  (Nasdaq : SNPS)는 오늘 컨트롤러, PHY 및 검증 IP를 포함 하는 PCI Express ^® (PCIe ^® ) 6.0 기술을 위한 업계 최초의 완전한 IP 솔루션을 발표하여 PCIe 6.0 시스템 온 칩 (SoC)의 초기 개발을 가능하게합니다. ) 디자인. Synopsys의 널리 배포되고 실리콘으로 입증 된 PCIe 5.0 용 DesignWare ^® IP를 기반으로 구축 된 PCIe 6.0 용 새로운 DesignWare IP는 64GT / s PAM-4 신호, FLIT 모드 및 L0p 전원 상태를 포함한 표준 사양의 최신 기능을 지원합니다. Synopsys의 완전한 IP 솔루션은 고성능 컴퓨팅, AI 및 스토리지 SoC의 진화하는 대기 시간, 대역폭 및 전력 효율성 요구 사항을 해결합니다.

모든 전송 크기에 대해 최대 처리량으로 최저 대기 시간을 달성하기 위해 PCI Express 6.0 용 DesignWare 컨트롤러는 멀티 스트림 아키텍처를 활용하여 단일 스트림 설계의 성능을 최대 2 배까지 제공합니다. 사용 가능한 1024 비트 아키텍처를 갖춘 컨트롤러를 통해 설계자는 1GHz에서 타이밍을 닫으면서 64GT / s x16 대역폭을 달성 할 수 있습니다. 또한 컨트롤러는 다중 데이터 소스 및 다중 가상 채널 구현에서 최적의 흐름을 제공합니다. 내장 된 검증 계획, 시퀀스 및 기능 범위를 통해 가속화 된 테스트 벤치 개발을 촉진하기 위해 PCIe 용 VC 검증 IP는 최소한의 노력으로 통합, 구성 및 사용자 정의 할 수있는 기본 SystemVerilog / UVM 아키텍처를 사용합니다.

Synopsys의 PCIe 6.0 용 DesignWare PHY IP는 아날로그 및 디지털 이퀄라이제이션을 최적화하는 고유 한 적응 형 DSP 알고리즘을 제공하여 채널에 관계없이 전력 효율성을 극대화합니다. PHY는 특허 출원중인 진단 기능을 사용하여 거의 제로 링크 다운 타임을 가능하게합니다. PCIe 6.0 용 DesignWare PHY IP의 배치 인식 아키텍처는 패키지 누화를 최소화하고 x16 링크를위한 고밀도 SoC 통합을 허용합니다. ADC 기반 아키텍처로 최적화 된 데이터 경로는 매우 짧은 대기 시간을 달성합니다.

“고급 클라우드 컴퓨팅, 스토리지 및 머신 러닝 애플리케이션은 상당한 양의 데이터를 전송하기 때문에 설계자는 이러한 시스템의 대역폭 요구 사항을 충족하기 위해 대기 시간을 최소화하면서 최신 고속 인터페이스를 통합해야합니다.”라고 마케팅 및 마케팅 담당 수석 부사장 인 John Koeter가 말했습니다. Synopsys의 IP 전략. “PCI Express 6.0 용 Synopsys의 완전한 DesignWare IP 솔루션을 통해 기업은 PCIe 6.0 기반 설계를 조기에 시작할 수 있으며 Synopsys의 입증 된 전문 지식과 PCI Express에 대한 확고한 리더십을 활용하여 실리콘 성공으로가는 길을 가속화 할 수 있습니다.”

Intel의 Technology Initiatives 이사 인 Jim Pappas 는“PCI Express는 역사상 가장 널리 채택되고 확장 가능한 상호 연결 기술입니다 . “Synopsys의 PCIe 6.0 용 최신 DesignWare IP는이 중요한 산업 표준에 대한 글로벌 에코 시스템의 지속적인 노력을 나타내는 선도적 지표이며 향후 인텔 플랫폼에서 PCIe Gen 6 개발 및 채택을위한 단계를 설정합니다.”

가용성 및 리소스
PCIe 6.0 조기 액세스 용 DesignWare 컨트롤러 및 PHY IP 는 2021 년 3 분기에 제공 될 예정입니다. PCIe 6.0 용 Verification IP는 현재 사용할 수 있습니다. 자세한 내용은 DesignWare IP for PCIe 6.0을 참조하십시오 .